Safran développe des moteurs, équipements et aménagements aéronautiques, ainsi que des systèmes pour la défense et l’accès à l’espace.
Stage ingénieur-e FPGA Telecoms Spatiale F/H
Am I a fit — voir ma compatibilitéSafran Data Systems propose un stage d’ingénieur FPGA consacré à la vérification HDL automatisée et intégrée en CI/CD pour des télécommunications spatiales. La mission comprend l’étude de frameworks HDL, la définition d’un flow de vérification et le développement de testbenchs et de tests de validation d’IPs.
Repères sur Safran
- Domaine officiel
- safran-group.com
- Offres ouvertes
- 398
Détails de l’offre
La description complète publiée par Safran.
Description de l’offre
Mission Safran Data Systems (SDS), entité du groupe Safran, conçoit et fabrique une large gamme de produits et solutions dans les domaines de la télémesure bord & sol, du traitement embarqué de l'information, de l'acquisition et enregistrement de données, du contrôle satellite et de la télédétection. SDS emploie plus de 700 salariés répartis en France (Les Ulis, Colombelles et Arcachon), en Allemagne et aux États-Unis.
La division Ground Station and Space Surveillance (GS3) est spécialisée dans la maîtrise des télécommunications satellites et explorations spatiales au service de prestigieux partenaires comme l'ESA, la NASA, le CNES ou la JAXA en maîtrisant les liens Hyperfréquences (Antenne Satellite et Chaînes d'émissions/réception Hyper) ou encore des Modems Haut Débit pour l'imagerie spatiale et le contrôle satellite.
Dans le cadre de ses activités de développement du MODEM de communication optique très haut débit (10Gb/s) LASERCOM, la Business Unit cherche à recruter un-e étudiant-e afin de déployer une solution de vérification HDL automatisée et intégrée CI/CD. Le stage comportera donc une phase d'étude bibliographique, une phase de tests et déploiement de la solution puis une phase de développement de testbenchs pour valider des IPs HDL. Description des missions
- Étude bibliographique des frameworks de vérification HDL.
- Définir un valider un flow de vérification à partir des spécifications définies.
- Développer des testbenchs et tests de validations d'IPs. Compétences spécifiques à acquérir au cours du stage :
- Méthodes et contraintes de la validation d'IPs HDL pour application de communication numérique à très haut débit. Profil Vous êtes en dernière année d'école d'ingénieur ou en année de césure.
Compétences techniques
recherchées :
- Développement Python
- Développement VHDL et/ou électronique numérique
- Notion en Traitement du signal et/ou Télécommunications numériques est un plus Compétences humaines/sociales recherchées :
- Étudiant-e sérieu-se et curieu-se.
- Étudiant-e aimant le travail en équipe et étant force de proposition.
- Étudiant-e consciencieu-se dans son travail et organisé-e dans son code (suivi des règles de codage, maintenabilité du code) École + domaine de formation ciblés :
- Grande école d'ingénieur généraliste
- Ecole d'ingénieur avec spécialisation en électronique numérique FPGA et/ou ASIC Informations complémentaires A noter : dans le cadre de notre développement, nous rejoindrons de nouveaux locaux au 1er semestre 2027 à Massy, situés à 5 minutes à pied de la gare RER/TGV de Massy-Palaiseau, pour offrir un environnement de travail moderne et facilement accessible. Formation BAC+5 Expérience Jeune diplômé-e/Première expérience Langues
- Français (Courant)
- Anglais (Courant)
Prérequis
- Dernière année d’école d’ingénieur ou année de césure
- École d’ingénieur généraliste ou spécialisée en électronique numérique FPGA et/ou ASIC
- Notions en traitement du signal et/ou télécommunications numériques